理工学部

電気電子情報通信工学科

100MS/s，14ビット，1.8V動作CMOS A/D変換器；400MS/s，14ビット，1.8V動作CMOS D/A変換器；その他，10GS/sレベルの高速A/D変換器；などを実現するための回路技術を研究中です。LSI上で実現できる電流やキャパシタ（容量）の精度には限界があるため，そのままでは14ビットもの高精度を実現することが出来ません。我々は，素子を入れ替えること，および出力ディジタルデータを平均化すること，という２つのアイディアでCMOS A/D変換器の実現を目指します。D/A変換器ではディジタルデータを与えてアナログ信号を再現します。従来より，100MHz，150MHzといった高周波アナログ信号を再現した時の歪みは大きく問題でした。我々はこの歪みの原因として，出力端子の電圧変動が流れる電流の変動を引き起こす，という事実を突きとめました。回路技術により電流の変動を抑えた，CMOS D/A変換器を開発中です。その他10GS/sクラスのA/D変換器LSIを設計中です。

5GHz CMOS LNA（低雑音増幅器）；5GHz CMOS LC-VCO（電圧制御発振器）；2.5GHzCMOS RFパワーアンプ；Q値の高いオンチップ化スパイラルインダクタ；などを実現するための回路技術を研究中です。CMOSLNAの場合，NF（ノイズファクタ）を最小にするMOS素子のサイズが存在します。最適な素子サイズの決定と素子パラメータとの相関を分析するため，5GHz CMOS LNAのTEGを試作しています。VCO（電圧制御発振器）の位相雑音を小さくするためには，発振電力を大とする，負荷（LC共振回路）のQ値を大にする，の2つの方法があります。しかし，微細CMOS素子は低電源電圧で動作させねばならない事，LSIオンチップ化インダクタはそのQ値が低い事のため低雑音化が困難です。我々は，オンチップ化トランス結合により帰還をかけ，インダクタ素子の直列寄生抵抗を低減させる手法により負荷のQ値を上げたVCOを開発しています。

5.5〜2.4V入力，4.5〜0.7V出力，電流モード降圧形CMOS DC-DCコンバータ；100MS/s 1V動作，パッシブ型ΣΔモジュレータ；1V動作，200MHz，7次ローパスフィルタなどを実現するための回路技術を研究中です。DC-DCコンバータではカバーする入出力の電圧範囲が広いので系の安定性が重要です。また高速応答性が求められるため広い帯域も必要となります。我々は新規に2次のスロープ補償法を提案し，5MHz動作のCMOS DC-DCコンバータを実現しています。
パッシブ型ΣΔモジュレータにはアナログアンプを使いません。全てディジタル的な動作です。今後はこのようなアプローチが増えて行くでしょう。低電圧，高周波のフィルタを開発中です。線形性の優れたGmアンプを用いた電流モードの回路は，高周波特性が優れています。