理工学部

電気電子情報通信工学科

従来のような最悪のコーナーを決定論的に取り扱うだけでは，過剰マージンの重畳により最適な設計が困難になっているので，統計的手法を用いた設計技法について研究している。例えば，組合せ回路の素子や配線の遅延がばらついたとき，クリティカル遅延がどのようにばらつくかを解析する統計的遅延解析手法に関しては，種々のばらつきの相関を考慮できる手法をいち早く提案している。

ばらつきを考慮した下記の手法の構築が当面の課題である。
　タイミング解析手法
　回路最適化手法
　タイミング検証手法

VLSIのフロアプランや，VLSIあるいはプリント配線板の多層配線において，遅延，消費電力，熱，クロストーク，電磁放射等を考慮できるような高機能自動配置配線用アルゴリズムについて研究している。また，簡便な遅延見積もり手法や，これに用いるための配線容量抽出手法等についても研究している。

興味を持って取組んでいる課題は下記である。
　自動配置配線手法
　遅延見積もり法
　配線容量抽出手法
　フロアプラン手法

液晶ディスプレイとその駆動回路は一つの基盤上に形成されるようになっているため，バラツキの増大などにより，設計の困難さが増している。一方，携帯情報端末の普及により，今後多くの種類のディスプレイが必要となる。そこで，これらの自動設計システムの研究をしている。